No dia 22 de Abril de 2003, após alguns anos de espera, foi finalmente apresentado ao mundo o processador de 64 bits Opteron® (nome de código SledgeHammer) da AMD™. Será que cumpre as expectativas criadas à sua volta?

__No âmbito da disciplina de Arquitectura de Computadores 2, no 2º semestre do ano lectivo 2002/2003 da Licenciatura em Engenharia Informática da Faculdade de Ciências e Tecnologia da Universidade de Coimbra, os alunos João Pedro Alves Ferreira e Luis Filipe Barreto Ribeiro realizaram este trabalho: uma apresentação acerca do processador AMD Opteron (e Athlon64, a versão deste processador calendarizada para lançamento em Setembro deste ano) e da tecnologia AMD 64-bits. As duas perguntas e suas respectivas respostas (referidas no enunciado do trabalho) podem encontrar-se na secção Conclusão deste site. __Com este trabalho pretendemos ilustrar algumas das modificações introduzidas à arquitectura x86 pela AMD (Advanced Micro Devices), nomeadamente a introdução de um novo modo de funcionamento (long mode, 64 bits, duplicação do número de registos [GPR's]- de 8 para 16), a integração do controlador de memória, anteriormente localizado no chipset (mais especificamente no chip Northbridge) no processador (permitindo reduzir a latência dos acessos à memória), a utilização da tecnologia HyperTransport para interligações de periféricos e entre processadores, entre muitas outras novidades, no que é de facto a definição de uma arquitectura completa e não apenas a apresentação de um simples processador. Nota: neste documento, ao ser referido o processador Opteron ou Hammer, pretende-se também referir o Athlon64, excepto quando é referido especificamente algum dos dois modelos; o Opteron já foi lançado e destina-se a servidores e estações de trabalho topo de gama, enquanto que o Athlon64 se destina ao mercado doméstico e está calendarizado para lançamento em Setembro de 2003. Hammer era a designação de código dos processadores baseados na tecnologia AMD64.

__Os processadores Opteron (ou nomes de código K8, ou "SledgeHammer") desafiam aqueles que há muitos anos afirmam que a arquitectura x86 está morta (ou deveria estar). No seu núcleo, é um processador superescalar de 9 vias (ou seja, permite teoricamente a execução de 9 instruções simultaneamente; advém do facto de possuir 9 unidades de execução), de execução fora-de-ordem (out-of-order), que na realidade não é muito diferente do seu antecessor, o Athlon (K7).

__Este processador tem 9 unidades de execução (o mesmo número que o Athlon, e, curiosamente, do concorrente Intel Itanium). Estas unidades estão agrupadas em 3 unidades de inteiros (unidades lógicas e aritméticas, também conhecidas como ALU's), 3 unidades de geração de endereços (AGU's: adress-generation units) e 3 unidades de cálculo de vírgula-flutuante (FPU's: floating point units). Tal como o antecessor Athlon, o Opteron converte cada instrução x86 em uma ou mais operações RISC internas [ROP's] ); após as primeiras etapas do pipeline, o Opteron é no fundo um processador RISC, e não tem qualquer noção do que são instruções x86 ou do estado da máquina.

Nota: a designação x86 aplica-se a processadores Intel e compatíveis que implementam o conjunto de instruções x86 no seu funcionamento. Este tipo de processadores, na forma do Intel 8086 e 8088, foram utilizados no IBM PC, e desde então tornaram-se na base de uma plataforma de imenso sucesso, que persiste compatível após mais de 20 anos; aliás, é a plataforma de maior sucesso de sempre.
RISC significa Reduced Instruction Set Computer, por oposição a CISC, que por sua vez significa Complex Instruction Set Computer; geralmente as arquitecturas CISC são mais lentas que as RISC. A arquitectura x86 é CISC externamente, apesar de hoje a maioria ou a totalidade dos processador modernos x86 executarem internamente de uma forma completamente abstraída a estas instruções.

__O Opteron é capaz de descodificar até 3 instruções x86 e enviar 9 ROP's (RISC operations) por ciclo de relógio, no melhor cenário (na eventualidade de cada uma das ROP's ser enviada para cada uma das 9 unidades de execução). A maioria das ROP's executa directamente no hardware, mas mesmo após conversão, algumas operações x86 são demasiadas complexas para tal; estas últimas são detectadas e emuladas por rotinas na micro-ROM do processador (tal como no Athlon). Estas técnicas têm sido essenciais para permitir um aumento contínuo das prestações dos processadores x86.

__A pipeline do Opteron tem 12 etapas, sendo assim mais longa que a do Itanium. A maioria da diferença no tamanho destas pipelines é devida à necessidade de descodificar as instruções x86 para conversão em ROP's.

Última actualização: 6 de Junho de 2003, 18:00H

Seguinte : Porquê 64 bits? >